文 | 鄭燦城
編輯 | 彭孝秋
股價從9元漲到20元，僅用一週多時間。這就是Chiplet概念的魅力。
（大港股份8連漲停，數據來源：東方財富）
但該公司（大港股份，002077.SZ）卻在回函深交所時表示，自己未涉及Chiplet相關業務。
（大港股份回函節選，資料來源：東方財富）
作為新的市場主線，Chiplet也為半導體指數大漲貢獻了新動力。整個指數從8月1日至8月8日，漲幅超過17%。IP授權也是受益Chiplet的細分板塊，頭部企業芯原股份（688521.SH）也隨之從44元漲到72元，漲幅達63%。
（半導體指數（801081.SWI）走勢圖，數據來源：東方財富）
何為Chiplet？這個概念最早由美滿電子Marvell（MRVL.O）創始人於2015年提出，但卻在近期簽署的《2022年芯片與科學法案》被提及。即美國總統科學技術顧問委員會（PCAST）開始“倡議建立Chiplet平台”。
（法案內容節選，圖源網絡）
後摩爾時代的鑰匙Chiplet翻譯過來就是“芯粒”，其核心思路為樂高的模塊化——將數個小芯片通過封裝技術拼裝成大芯片，以實現性能的提升和成本的降低。
在認識Chiplet之前，我們先要熟悉半導體行業的幾個概念。一個是集成電路發展一直遵循的一條路線——摩爾定律。“每經過18-24個月，芯片內晶體管的數量就會增加一倍”。這個定律提出者為英特爾創始人戈登·摩爾（Gorden Moore），1965年時他還在仙童半導體公司任職。
另一個是晶體管，作為芯片主要組成部分，晶體管的數量直接影響芯片性能。因此，自芯片被髮明以來，科學家們就想盡辦法在一定面積裏塞下更多的晶體管。簡單來説，如下圖綠色部分，寬度越小，單位面積內能塞下的晶體管數量就越多，芯片的性能也就越高。
（示意圖，圖源網絡）
這個寬度又叫製程，或是技術節點。經過晶圓廠對技術節點的不斷突破，時至今日，雖然頭部芯片製造廠商台積電和三星的戰場已經來到了3nm，但相鄰技術節點突破的時間間隔越來越長，即摩爾定律放緩。
（晶體管數量走勢圖，資料來源：Wikipedia、民生證券研究院）
除此之外，這個突破過程中，每一個製程的研發到量產都需要花費鉅額的資本投入，節點的突破也就和資本的投入不成正比。36氪瞭解到，5nm製程的研發投入，差不多是7nm和10nm投入總和。這就導致晶圓廠們在競相突破新節點的路上，有些玩家會選擇中途放棄。比如，聯華電子（UMC.N）在2018年8月宣佈放棄12nm以下的先進工藝研發；時隔不久，格羅方德宣佈放棄7nm的研發。
然而，下游應用非但沒有放緩對芯片性能的追求，還對芯片的“佔地面積”提出了更高要求。比如TWS耳機、AR和VR等設備體積很小，因此只能將若干個芯片的性能都集中到一塊SoC（System on Chip，片上系統）芯片上。
注：右圖Mochi為Chiplet最初提出時的名字
Chiplet就是利用了“高度”這個維度，先將原本在一個平面上的芯片拆分開來，再像積木一樣拼裝成塊。這樣不但能夠節省佔地面積，使得每個小芯片有更大的空間，還能夠帶來更高的經濟效益。
首先，Chiplet可以單獨流片（試生產），降低流片失敗的風險。隨着技術節點的不斷提升，單顆芯片集成的IP（大芯片的功能模塊）會越來越多。根據IBS數據，7nm、5nm工藝集成的IP數量分別為178、218個。在流片時，任意一個IP出錯都會導致流片失敗，對芯片設計公司現金流造成一定的衝擊。比如7nm工藝芯片一次流片需要3000萬元成本，5nm則在4700萬以上。
其次，Chiplet能夠提升製造的良率。“芯片是沙子做的，但芯片卻容不得‘一粒沙子’”，一位業內人士向36氪表示。事實上，芯片是在高度無塵的環境下生產的，其對環境的潔淨度要求比手術室還要高。這是因為只要一粒灰塵落到芯片上就可能會導致芯片失效。
灰塵的落下往往又具有隨機性，完全不可預測。換句話説，芯片越大，沾染灰塵的可能性就越大，整體的良率就越低。國盛證券數據顯示，當芯片整體面積在10mm X 10mm時，良率達94.2%；但如果面積增加至原來的16倍，也就是40mm X 40mm時，良率僅35.7%。
注：圖中die表示裸片，即芯片封裝前的狀態
最後，Chiplet能夠提升可靠性。由於芯片製造端的限制，一枚芯片只能採用同一個技術節點。對集成了多個功能的SoC芯片來説，更高的技術節點反而會降低可靠性。比如模擬電路相關的IP就適合使用更成熟的工藝，更低的技術節點。追求過小的線寬可能會出現漏電、噪音等問題。
上述優勢讓Chiplet相較於繼續突破先進製程更具性價比。諮詢公司The Linley Group測算，在7nm工藝下，Chiplet相較於傳統的單芯片方案節省成本近13%。
另外需要説明的是，Chiplet並不是在每一項花費上都優於傳統的解決方案，在測試和封裝環節，將一個大的芯片分成若干的小芯片反而增加了工作難度和工作量。根據Group測算，在7nm製程這兩個環節就分別需要多2%、25%的成本。
剩下的，交給封裝雖然Chiplet技術還未成熟，但一些金字塔尖的玩家已經開始了早期探索。比如蘋果發佈的M1 Ultra芯片，就是在M1 Max的基礎上，採用蘋果的橋接技術，將兩顆5nm工藝的M1 Max芯片連在一起。
（蘋果M1 Max & M1 Ultra，圖源網絡）
近日，壁仞發佈的GPU芯片BR100、BR104也是採用了上述方案。壁仞科技聯合創始人兼CTO洪洲在發佈會上表示，“壁仞科技此次發佈的BR104為單die（裸片）產品，而BR100則是採用了Chiplet技術的雙die產品。一次流片，形成兩款產品，各有優勢與側重點，覆蓋更廣泛的應用市場。”
（BR100採用Chiplet技術，圖源網絡）
值得注意的是，壁仞科技產品與蘋果產品是採用了不同的封裝技術將兩枚芯片“拼接”在一起。除此之外，AMD、Intel等國際知名芯片公司也都開始佈局Chiplet，但還只是侷限於自家的產品，不同芯片公司出廠的芯片無法兼容。
類似手機充電口和充電線之間的關係，即使現在有了type-C，充電設備之間兼容性還有提升的空間。何況在type-C面世之前，充電口更是五花八門。組成一個芯片系統的小芯片在現在也有很多的接口標準，比如有AMD、ARM等公司所在的Gen Z聯盟；Intel、思科等公司所在的CXL聯盟等等。
而現在，類似ttype-C地位的芯片標準統一已經在進行中。2022年Q1，半導體行業頭部公司組成了Chiplet標準聯盟——UCle（Universal Chiplet Interconnect Express，通用芯粒互聯）就定義了Chiplet的連接標準，目的是組建芯片互連生態。有了這個生態，一些成熟的IP在單獨流片之後，可以由芯片設計公司外採，降低芯片設計的成本，縮減研發時間。
事實上，除接口標準外，Chiplet還有三大需要解決的問題。
其一，Chiplet在同樣的晶體管密度下，發熱量更高。這是因為芯片和芯片之間的互聯互通始終不如晶體管相連來得直接。雖然在同等面積下塞了更多的晶體管，但功耗成了下一個需要平衡的問題；其二，目前還未推出相關的EDA軟件；
其三，Chiplet並不是簡單的拼樂高。芯片和芯片的相連，需要將兩顆裸片鑽孔，再通過精密的電鍍手法將電路引出相連。比如鑽孔環節，晶圓厚度僅100微米左右（1米=10^6微米），在這樣的厚度下鑽孔需要微米級的精度控制，控制得不好晶圓就會被鑽穿。
即使面臨諸多的挑戰，Chiplet仍然是後摩爾時代芯片發展的趨勢所向。