1965年，英特爾聯合創始人戈登·摩爾(Gordon Moore)在撰寫報告時發現，每個新的芯片上可容納的晶體管數目大體是其前代數量的兩倍，每個芯片產生的時間都是在前一個芯片產生後的18~24個月內，如果這個趨勢繼續，計算能力相對於時間週期將呈指數式的上升。
這一定律在行業後續發展中得到充分驗證，據Intel公司公佈的統計結果，單個芯片上的晶體管數目，從1971年4004處理器上的2300個，增長到1997年奔騰處理器上的750萬個，26年內增加了3200倍。如果按“每兩年翻一番”的速度，這一增長倍數與理論倍數也算相當接近。
雖然其包含了“定律”二字，但其本質只是摩爾的經驗總結，描述的只是產業發展某個階段的規律，其本質並非數學、物理定律，而是對發展趨勢的一種分析預測。此外，隨着芯片上集成電路數目基數的不斷擴大，這一趨勢也很難繼續維持。
有行業人士表示，自2010年左右以來，半導體行業的發展速度低於摩爾定律所預測的速度。英特爾前首席執行官布萊恩·科贊尼奇(Brian Krzanich)也説這是“摩爾定律發展史的一部分”。
戈登·摩爾在2005年的一次採訪中表示:“它不可能永遠持續下去。指數的本質是其必然失效並最終導致災難。” 他還指出，晶體管最終將在原子水平上達到微型化的極限。
那麼，是什麼因素致使摩爾定律難以為繼呢?
量子遂穿，微觀世界的巨大難題
世界上第一台通用計算機“埃尼阿克”(ENIAC)於1946年2月14日在美國賓夕法尼亞大學誕生，埃尼阿克佔地面積150平方米，總重量30噸，使用了18000只電子管，6000個開關，7000只電阻，10000只電容，50萬條線。
這樣的體積與今天的電腦相比，堪稱龐然大物，電腦體積的縮小得益於不斷提高的集成度。電子管、電阻、電容等被高度集成在電板上。1978年，人們在不足0.5平方釐米的硅片上集成了14萬個晶體管。隨後，工藝進一步精進，經歷了微米時代，人類目前已經制造出了5nm的芯片。
這裏的5nm代表的是什麼數值呢?
晶體管在工作時，電流從源級(Source)流入漏級(Drain)，這兩極之間用於控制電流的部件叫做柵極(Gate)。其中柵極的最小寬度(也就是厚度)是多少，就表示是幾納米的工藝，如5nm工藝表示晶體管的柵極最小寬度為5nm。
在製造芯片時，需要經歷光刻程序，簡單來説就是用紫外線將事先設計好的電路圖刻在硅片上。這些電路就是電子的專屬通道，電路的用途就是將這些微小的電子限制特定路線上。否則電子就會在芯片上“四處亂竄”，這對於芯片這種精密產品來説是致命的傷害。這就好比高峯時期一輛車脱離車流，在人行橫道上亂竄一樣。
想要使摩爾定律繼續，那麼工藝就必須下探到3nm、2nm甚至1nm。根據《中國科技縱橫》2019年第14其刊登的文章“半導體器件中量子遂穿效應的定量分析”一文得知，用硅製作的半導體絕緣層的穿透深度為4.9nm。
也就是説，如果人類要製造比5nm製程更小的芯片，那麼遂穿效應就無法避免。
量子遂穿效應指的是像電子等微觀粒子能夠穿入或穿越位勢壘的量子行為，儘管位勢壘的高度大於粒子的總能量。其中勢壘是指勢能比粒子動能還要高的一個區域，簡單來説就是障礙。
舉例來説，一顆小球從高處順坡向下運動，在其前進路上設置一個小坡(勢壘)。在經典力學中，如果要通過這道坡只有兩種可能:一是具備足夠的動能，克服摩擦力和重力，從頂部翻越過去;二是其動能突然劇增，產生出如子彈出膛那樣的能量，瞬間穿過障礙。
這兩種可能性對於能量要求都很大，但是在量子力學中，即便在自身能量不足的情況下，小球也有概率穿越障礙。
這是怎麼實現的呢?
根據量子理論的波粒二象性學説，微觀實物粒子會像光波水波一樣，具有干涉、衍射(指波遇到障礙物時偏離原來直線傳播的物理現象，參考水紋拍打在石頭後的傳播軌跡。)等波動特徵，形成物質波。
波粒二象性是微觀粒子的基本屬性之一。1924年，法國理論物理學家德布羅意(Broglie)提出“物質波”假説(因此“物質波”也稱“德布羅意波”)，認為和光一樣，一切物質都具有波粒二象性。根據這一假説，電子也會具有干涉和衍射等波動現象，這被後來的電子衍射試驗所證實。
總結一下，就是説在量子世界中，微觀粒子(當然包括電子)既有粒子性，又有波動性。粒子性使微觀粒子可以被觀測到其在某時間和空間中的明確位置與動量，波動性使粒子具有波長與頻率，這意味着它在空間方面與時間方面都具有延伸性。
那為什麼有了波動性就能穿越勢壘?
這個問題的答案可以用薛定諤方程來解釋，這是由奧地利物理學家埃爾温.薛定諤(Erwin Schrodinger)在1926年時提出的，用來描述微觀粒子的狀態隨時間變化的規律，該變化狀態由波函數來描寫，薛定諤方程即是波函數的微分方程。
方程太複雜，就不放出來了。但是該方程揭示了一個結果，那就是在量子力學中，粒子以概率的方式出現，具有不確定性，而粒子出現的位置就在波上。
當粒子波撞擊到勢壘時，其能量減少，振幅下降，但是在持續多次的撞擊和勢壘接近無限薄的情況下，在“勢壘”另一側的振幅會有一定的概率不為零(也就是波還繼續存在並向前運動)。在這些殘存的波中，就有可能存在粒子。因此，微觀粒子有一定的概率直接“穿牆而過”。
芯片中的量子遂穿具體體現在電子突破電路限制，四處流動，很容易對芯片造成破壞。所以，如果各大廠商將工藝繼續下探至3nm或者更微觀的製程，量子遂穿問題就不得不解決，否則產品的穩定性和良品率就難以保證。
當然，技術並不是唯一的影響因素。從經濟學角度來説，製程的進步是由市場需求決定的，市場有需求，廠商才會投入。工藝越難，需要投入的就資金越多，就需要更大的市場來維持，只要市場能擴張，摩爾定律就可以維持一段時間。
後摩爾時代，下一步何去何從
但是，隨着納米工藝進一步提升，遂穿效應變得越發明顯，簡單的體積或者數量累加越來越難解決根本問題。
為了搶首發推出更小製程的芯片，有的廠商開始在數字上做文章，此前有廠商推出的7nm芯片被發現其實製程並沒有達到7nm，而其性能相比於英特爾的10nm芯片也並沒有優勢。
除了取巧，也有務實的科學家提出了新的方案。
傳統的晶體管是由硅製成，然而2011年來硅晶體管已接近了原子等級，達到了物理極限，由於這種物質的自然屬性，硅晶體管的運行速度和性能難有突破性發展。
於是，科學家提出了使用碳納米管替代硅材料，這是一種具有特殊結構(徑向尺寸為納米量級，軸向尺寸為微米量級，管子兩端基本上都封口)的材料，比硅導電更快，效率更高。
理論上來説，同等量材料下，碳納米管的效率達到了硅的10倍，運行速度是硅的3倍，而其能耗僅為後者的三分之一。
在實際應用方面，人類也已經有了突破，2013年，斯坦福大學制造出了第一台碳納米管計算機，不過其只有178個晶體管。2019年，麻省理工的研究團隊製造出了全球首款碳納米管通用計算芯片RV16X-NANO，擁有14000個晶體管。
不過，這一發展進度還屬於“初級階段”，該芯片的晶體管通道長度約為1.5微米，這一數值與1985年發佈的Intel 80386硅芯片一致。雖然碳納米管計算機可能還需要數年時間才趨於成熟，但這一突破已經凸顯未來碳納米管半導體以產業規模生產的可能性。憑藉其優良的特性，加之成熟的工藝(碳納米管芯片製造工藝與硅芯片的一致)，這一材料的爆發指日可待。
此外，科學家也提出了自旋電子材料，這是一種利用電子旋轉的性能，利用“上”或者“下”的電子自旋方向記錄二進制數據的材料。在無任何外力供電的情況下，只需施加微弱電壓，該材料就能保持自身的磁性。
可以看出，這一材料的顯著優勢在於其低功耗，只需施加微弱電壓也能有效減少遂穿效應。不過，這一材料目前還處在實驗室階段。
總的來説，當前的硅晶體管還將繼續存在一段時間。台積電領導人曾對外表示摩爾定律將持續到2025年。那麼2025年之後又要怎麼辦呢?對行業巨頭來説，除了繼續探索當前材料的極限，還要做好兩手準備，積極開發新材料新技術。