和以往相比，當前的電子產品設計，需要更加關注高速信號的設計與實現，而PCB設計是高速信號最終得以保證信號質量並實現系統功能的關鍵設計環節。本文，我們主要來了解下什麼是高速信號及高速信號PCB設計流程。
高速信號的判斷
什麼是高速信號？如何判斷高速信號？Cadence公司對此做了定義：
凡是大於50MHz的信號，就是高速信號
信號是否高速和頻率沒有直接關係，而是信號上升/下降沿小於50ps時就認為是高速信號
當信號所在的傳輸路徑長度大於1/6λ，信號被認為是高速信號
當信號沿着傳輸路徑傳輸，發生了嚴重的趨膚效應和電離損耗時，被認為是高速信號
可見，雖然頻率升高會帶來高速問題，但：高頻≠高速。因此，不能僅僅從頻率上判斷是否是高速信號，而應該分析其包含的高頻分量，其實就是邊沿速度。
週期信號及頻譜分佈
如果在確保正確的電氣連接的前提下，電路仍不能穩定的高性能工作，而需要進行特殊的佈局、佈線、匹配、屏蔽等處理，那麼，這就是“高速”設計。
高速信號PCB設計流程
傳統的PCB設計方式不關注PCB設計規則的前期仿真分析與制定，從原理圖到PCB的設計實現沒有高速信號規則約束，這樣的傳統設計方式在當前的高速信號產品研發體系中已經不可行，造成的後果一般是多次無效投板加工、不斷測試優化與返工設計，造成研發週期變長、研發成本居高不下。
目前的高速信號PCB設計流程為：高速信號前仿真分析→電路板佈局設計→電路板佈線設計。
（1）高速信號前仿真分析
根據硬件電路模塊劃分與結構初步佈局，仿真評估關鍵高速信號質量是否過關，如果不過關則需要修改硬件模塊架構甚至系統架構；仿真信號質量通過的情況下，給出電路板大體模塊佈局方案及高速信號拓撲結構與設計規則。
（2）電路板佈局設計
（3）電路板佈線設計
根據電路板實際佈線的情況，如果與前仿真制定的設計規則有出入，則需要再次仿真分析高速信號質量是否滿足要求，例如：電路板線路佈線密度過高、實際設計的線寬比前仿真設計規則要小、可能造成高速信號線路損耗過大、接收端信號幅度不滿足芯片輸入要求而導致電路板功能無法實現。