之前便有消息稱台積電已經開始着手方案3nm工藝了，不過多年以來遵循摩爾定律的發展趨勢，2022年3nm問世過後，2024年的之後2nm也將問世了。
台積電在日前的股東大會決議上也發言，正在科研2nm下例的工藝，正在慢慢地逼近1nm工藝。
台積電
而關於半導體工藝極限的問題，台積電科研開發總負責人在2019年的Hotchips擴大會議上表示，上了2050年，晶體管來到原子軌道尺度，即0.1nm。
總負責人同時還聲稱，像石墨烯膜（1.2nm尺度）、立體圖像層狀材質等能夠將晶體管越來越更快、更迷你，同時，相變運行內存（PRAM）、旋轉力距轉移隨機存取運行內存（STT-RAM）一會立即和處理器封裝一起，縮小體積，加速數據傳遞速度；與此同時再有3D堆疊封裝技術應用。
【ZOL客服端下載】看最新科技新聞，APP市場搜索“中關村在線”，客户端閲讀理解體驗更快。
(7428309)