[PConline 資訊]無論你購買電腦還是手機，在介紹硬件陳列各種性能的時候，有一個參數會被經常提及，那就是製程。這個以納米為單位的數字已經逐漸從兩位數邁向一位數發展，但我們除了知道更小的數字意味着更先進的工藝，可能伴隨而來的是更好的能耗之外，其實我們並不清楚製程究竟是什麼，這個數字真的是越小越好，或者説這個數字是永無止境的繼續發展下去嗎?看完下面的介紹，相信你會找到答案的。
要想理解 “製程”這一個概念，要先知道芯片的組成單位——晶體管。在晶體管結構中，電流從 Source(源極)流入 Drain(漏級)，其中Gate(柵極)相當於閘門，主要負責控制兩端源極和漏級的通斷。由於在這個過程中難免電流會出現損耗，而柵極的寬度則決定了電流通過時的損耗，表現出來就是芯片工作時會產生的發熱和功耗，寬度越窄，功耗越低。而柵極的最小寬度(柵長)，就是我們常説的多少nm工藝中的數值製程的數值，它決定着電流通過時的損耗。
芯片本質上是一個集成電路，製程工藝越小，在同樣面積上集成的電路越複雜，電路的性能就越強。這個收益放到手機上更為明顯，由於手機在追求輕薄的同時，實現能效的最大化，所以處理芯片的製程工藝當然是越小越好。其實除了能耗以外，更小的製程意味着在同等的單位尺寸中可以塞入更多的晶體管，而作為運算芯片的基本組成部分，更多的晶體管數量顯然能夠提供更好的性能，畢竟芯片不能做到無窮大。
其實除了能耗以外，更小的製程意味着在同等的單位尺寸中可以塞入更多的晶體管，而作為運算芯片的基本組成部分，更多的晶體管數量顯然能夠提供更好的性能，畢竟芯片不能做到無窮大。而且由於單一芯片的面積越小，同一塊晶圓可以切割出更多的芯片，製造商的製作成本也相應降低。
所以簡單概括就是，更小的製程是硅芯片發展的方向，得益於更小的製程可以實現更少的發熱和更好的能耗比，而且在完成初期投入之後，也能帶來製造成本的降低。
製程的升級是無止境的嗎?既然製程越小越好，那對於製程的追求是永無止境的嗎?答案當然是否定的，各家廠商都在面臨着晶體管內的電流泄露問題和光刻機等挑戰。
首先是電流泄露問題，上面已經介紹過晶體管的工作流程，而當製程越來越小，即便是在不增加電壓的情況下也會有微弱的電流通過柵介質，而一旦電路泄露，將直接增加芯片的功耗，為晶體管帶來額外的發熱量。同時，電流泄露導致電路錯誤，信號模糊。為了解決信號模糊問題，芯片又不得不提高核心電壓，功耗增加，陷入死循環。因而，漏電率如果不能降低，CPU 整體性能和功耗控制將十分不理想。
同時，當晶體管的尺寸縮小到一定程度，目前業內認為小於10nm之後，芯片會產生量子效應，這時晶體管的特性將很難控制，芯片的生產難度就會成倍增長。為了解決這樣的困境，製造廠商們也不斷提升自己的工藝技術。目前常用的主要有FinFET和FD-SOI技術。
FinFET(Fin Field-Effect Transistor)稱為鰭式場效應晶體管，是一種新的晶體管，稱為CMOS，這項技術是把芯片內部平面的結構變成了3D，把柵極閘門設計成了像魚鰭般的3D結構，把晶體的厚度變薄，這樣額設計能夠很好地接通和斷開電路兩側的電流，大大降低了芯片漏電率高的問題，而晶體管空間利用率也得到了大大的增加。
而經歷了 14/16nm工藝節點後，FinFET技術目前也存在着不少的瓶頸，而各大晶圓廠都在研究心得 FD-SOI(全耗盡絕緣體硅)工藝、硅光子技術、3D 堆疊技術等尋求突破。而FD-SOI與FinFET最大的不同在於，前者更加註重晶片底襯的設計。通過在硅晶體管之間加入絕緣體物質，可以降低晶體管之間的寄身電容，而且在設計和製造方面，FD-SOI也相對更加簡單。
而即將量產的5nm工藝又會是硅芯片的一個技術分水嶺，以上提及的兩種製造工藝都將在5nm之後失效，而目前學術界提出的方案是GAA MCFET(多橋通道 FET)，這個工藝簡單來説就是將芯片晶體管內部的硅通道全都用柵極材料包圍，不僅能增加晶體管的密度，降低功耗，並提升芯片的性能。
説完製造的技術後，製造設備當然也是必不可少，而芯片製造的核心就是光刻機，目前大多數芯片廠商使用的是一種名為深紫外光(DUV，Deep Ultra Violet)的技術，而隨着製程的升級將逐漸從DUV向極紫外(EUV，Extreme Ultraviolet Lithography)技術發展。目前全球僅有荷蘭ASML掌握該項技術，但光刻機是一種高尖端的機器，自身體積龐大且需要花費較長時間的調試，而且產能不高，這些都會成為未來芯片製程進一步發展的阻礙。
總結:作為目前人類尖端科技的結晶之一的硅芯片，並不能簡單用一篇千字文章就能講解清楚，不過對於製程這一個工藝，看完文章的你應該會有一個大致的瞭解。人類對於技術的追求是永無止境，而且我們的科技生活也受益於芯片製程工藝的發展。至於即將到來的5nm或者3nm工藝會為數碼產品帶來怎樣的改變，就讓我們拭目以待吧!