楠木軒

Intel的弱後是自找的:明明可以把7nm改為5nm,非不要

由 費玉榮 發佈於 科技

最近因為華為的問題,半導體行業引起了很多網友的關注,而半導體行業中有兩個大佬,一個是三星另外一個是Intel,這家巨頭一直都在爭奪行業第一的位置。去年全球10大半導體企業排名中,Intel終於又超過了三星,重新回到了第一的位置。只不過Intel的這個第一,似乎並不是很服眾,因為在大家的眼中,Intel的技術已經被台積電給秒殺了,台積電的技術要遠遠比Intel的技術更高,憑什麼Intel是半導體第一。

網友們為什麼會有這樣的疑問呢?從最直觀的工藝上來看,相信大家也都知道工藝製程越小,代表着工藝越先進,就那台積電來説,5nm工藝肯定要比7nm工藝先進,也就代表着5nm工藝的芯片要比7nm芯片的性能更強。2018年台積電已經實現了7nm的商用,但是Intel還是在14nm,而今年下半年台積電就要進入5nm工藝了,而Intel也僅僅還是10nm,Intel也需要明年才進入7nm工藝,這弱後了不下兩年。但實際上並不是這麼回事,Intel弱後其實是自找的。

從公佈的工藝命名上來看,Intel確實要比台積電弱後不少,但其實並非如此。因為Intel完全可以把自己的10nm稱為7nm,把自己的7nm稱為5nm,雖然説還是稍微弱後,畢竟台積電已經率先實現商用了,但Intel和台積電的差距也沒有很大。在2016年的時候,就有人質疑過台積電的7nm工藝,因為到時Intel僅僅還在研發10nm,但台積電已經開始研發7nm了,於是有人提出台積電對比下和Intel的差別,但是被台積電拒絕了。

但到了2019年,台積電也承認了,其實XXnm的説法並不科學,因為XXnm和晶體管柵極已經不是絕對相關了,XXnm的工藝製程的説法已經是一種營銷遊戲了,與科技本身的特殊性沒有關係了。那麼到底什麼才能夠説明芯片製程的先進程度呢?

晶體管密度,還是有很大參考意義的,因為這個是根據摩爾定律來定義的,台積電的10nm時的晶體管密度為52.51MTr/mm,也就是説每平方毫米內包含超過了5251萬個晶體管,到了7nm晶體管的數量就是9120萬個,而到了5nm時代,晶體管數量就是1.713億個,説實話進步還是很大的,也正是因為晶體管數量的增加,所以芯片性能才會蹭蹭蹭的往上漲。

那麼在看看Intel的,Intel的10nm工藝,晶體管密度為100.76MTr/mm,也就是每平方毫米1億個,這要比台積電的7nm要多少行不少,而Intel的7nm工藝,晶體管數量就超過了2億個,也要比台積電的5nm多上不少。晶體管數量其實直觀的反應芯片的性能強弱,晶體管越多,芯片性能就越強,所以其實Intel的工藝並不會比台積電弱後多少,所以真要Intel把自己的7nm稱為5nm其實也不為過,但Intel非不要!

雖然説台積電的工藝更為先進,而Intel的工藝相對弱後一點,但是差距並不大,但不管怎麼説這兩家都要比我們國內的任何一家工藝都強大,都是我們值得學習的地方。半導體一直以來都是我們國內的弱項,所以還需要我們不斷的學習,不斷努力,希望在未來的10大半導體榜首的爭奪上,也有我們國內的企業,相信到了那時候,也不會有像華為這樣的企業面臨無芯可用的尷尬境地了。你覺得呢?