一個擁有4096個核心的RISC-V Chiplet架構

來源：內容來自半導體行業觀察綜合，謝謝。

我們知道，在嚴格的面積和能效約束下，數據分析，機器學習和科學計算中常見的數據並行問題要求每秒增長的浮點運算量不斷增長。特定於應用程序的體系結構和加速器雖然在給定任務上很有效，但很難適應算法的變化。

在本屆hotchip上，有團隊介紹了Manticore，這是一種通用的，超高效的RISC-V，基於小芯片的體系結構，能用於數據並行浮點工作負載。據介紹，該方案使用Globalfoundries 22nm FD-SOI工藝製造了小芯片計算核心的9 平方毫米的原型，並演示了具有高性能的FinFET工藝，但與高性能計算引擎（CPU和GPU）相比，浮點密集型工作負載的能源效率提升了2.X北。

該原型包含兩個運行成熟的Linux OS的64位應用程序級RISC-V Ariane管理內核。每個羣集包含八個小型（20kGE）32位整數RISC-V內核，每個內核控制一個大型雙精度浮點單元（120kGE）。每個內核都支持兩個自定義RISC-V ISA擴展——FREP和SSR。其中SSR擴展通過將它們編碼為寄存器讀寫來隱藏顯式加載和存儲指令。FREP擴展主要通過允許序列緩衝區獨立地向FPU發出指令來將整數核與FPU分離。

以下為Hotchip上的演講PPT：

免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

【來源：半導體行業觀察】

聲明：轉載此文是出於傳遞更多信息之目的。若有來源標註錯誤或侵犯了您的合法權益，請作者持權屬證明與本網聯繫，我們將及時更正、刪除，謝謝。 郵箱地址：newmedia@xxcb.cn