隨著製造工藝的推進，5nm工藝節點已經在2020年實現量產，並在蘋果A14 Boinic、高通驍龍888等移動平臺上率先應用。在往下就是4nm、3nm工藝節點，按照目前臺積電的規劃，4nm工藝將會是5nm的升級版本，3nm會是全新的工藝，但臺積電方面並沒有透露過多關於3nm節點的細節。
作為對比，三星半導體在此前就不遺餘力的宣傳柵極全向場效應電晶體(GAAFET)，並計劃在3nm的節點上率先應用。如果順利的話，三星將會成為業界最早應用柵極全向場效應電晶體(GAAFET)類結構的半導體制造商。
在IEEE國際固態電路會議(ISSCC)上，三星晶圓廠的工程師分享即將推出的3奈米GAE MBCFET(多橋通道FET)製造技術的一些細節。柵極全向場效應電晶體目前有兩種型別，典型的GAAFET稱為奈米線，結構特點是"薄"鰭，第二種MBCFET則對應 "厚"鰭的奈米片，柵極材料都圍繞著溝道區域的四面。
奈米線和奈米片的實現很大程度上取決於設計，行業觀察家一般用GAAFET來描述兩者，此前被稱為環繞柵極電晶體(SGT)，MBCFET是三星的商標。
第一款GAAFET曾在1988年演示過，也讓更多人知道GAAFET技術的主要優勢。GAAFET電晶體的結構允許設計者透過調整電晶體溝道的寬度(稱“有效寬度”或“Weff”)，精確地調整實現高效能或低功耗。較寬的片可以在較高的功率下實現更高的效能，較薄/較窄的片則可以降低功耗和效能。另外，調整GAAFET還可以提高電晶體密度，讓電晶體擁有更廣泛的用途。三星在2019年的3GAE工藝設計套件0.1版本中，就包含四種不同的奈米片寬度，為早期設計者提供更高的靈活性，但目前不清楚三星是否增加更多的寬度，以增加設計的靈活性。
效能方面，與7LPP技術相比，三星3GAE節點將實現相同功率、相同複雜性下，提升30%的效能;在相同頻率和複雜性能夠降低50%的功耗;此外，3GAE還能帶來高達80%的邏輯和SRAM電晶體混合電晶體的密度。
SRAM的可擴充套件性在近些年落後於邏輯單元，但現代系統級晶片在各種快取中大量使用SRAM，提高可擴充套件性是一項至關重要的任務。三星在ISSCC上討論如何利用其新型電晶體提高SRAM效能和可擴充套件性。三星半導體介紹了256Mb MBCFET SRAM晶片，裸片尺寸56mm2。雖然三星沒有公佈第一款3GAE邏輯晶片，但MBCFET技術對SRAM是有效的。
SRAM是一個六電晶體儲存器單元：兩個通門、兩個上拉和兩個下拉。FinFET設計中的SRAM單元使用相同通道寬度的電晶體。三星為了在MBCFET上實現可調整通道寬度，提出兩種方案：第一種方案是使用通道較寬的電晶體做通門和下拉;另一種方案是使用通道較寬的電晶體做通門，使用通道較窄的電晶體做下拉。IEEES報道稱，三星透過使用通道較寬的電晶體做通門，使用通道較窄的電晶體做上拉，三星成功地將寫入電壓比普通SRAM單元降低230mV。
三星電子副總裁Taejoong Song在IEEE國際固態電路會議上發表演講，會上概述奈米片電晶體的關鍵優勢："使用FinFET電晶體已有十年之久，在到達3奈米時將使用柵極全能電晶體，展望未來、團隊相信，Nanosheet結構電晶體將會是一個成功的設計，因為它們提供“高速度、低功耗和小面積”。
與FinFET電晶體相比，新型電晶體擁有設計靈活(調整電晶體通道的“有效寬度”或“Weff”方面)、更具潛力的SRAM IC(降低切換電池狀態所需的最低電壓)、更高效能電晶體(較小的面積內消耗較少的功率)等優勢。預計未來幾年，FinFET電晶體設計將讓位於堆疊式奈米片電晶體。