從HBM儲存器到3D NAND晶片，硬體市場上有許多晶片是用英文稱為TSV構建的，TSV是首字母縮寫，意為“透過矽通孔”並翻譯為via矽的事實，它們垂直地穿過的晶片和允許在它們之間垂直互通。在本文中，我們將告訴您它們是什麼，它們如何工作以及它們的用途。
在硬體世界中，經常用與速度有關的術語來談論它，即是否是記憶體的頻寬，處理器的時鐘週期，處理器每秒執行某種型別的計算的次數等等，但是我們很少問自己這些晶片如何相互通訊以及這是否重要。
在本文中，我們將討論一種稱為TSV的技術，該技術可用於相互通訊的晶片。
什麼是矽或TSV通路？
如果我們看大多數主機板，可以看到兩件事：第一，晶片之間的大多數連線都是水平的，這意味著板上傳送晶片間訊號的路徑是水平通訊的。
PCB
然後是CPU的情況，這些CPU放置在我們稱為插座的插入器的頂部，並且處理器在這些插入器上垂直連線。
SocketCPU
但是通常，在99％的時間中，我們觀察到通常沒有相互垂直連線的晶片，儘管事實上晶片和處理器的設計朝著這個方向發展，並且市場上已經有這種型別的示例。但是，如何使兩個或更多晶片垂直互連？
TSV
好吧，正是透過所謂的矽通道來完成的，矽通道垂直穿過組成堆疊的同一晶片的不同晶片或不同層，這就是為什麼它們被稱為“透過”矽通道，因為它們實際上是透過的。
使用TSV的應用和優勢
TSV的應用之一是，它允許將由不同部分組成的複雜處理器分離在幾個不同的晶片上，並具有以下附加優點：垂直連線允許更多數量的連線，這有助於實現更大的頻寬，而無需額外的頻寬。很高的時鐘頻率會增加資料傳輸期間的功耗。
例如，在將來，我們將看到CPU和GPU的最後一級快取將不在晶片上，它們具有相同的頻寬，但儲存容量卻是原來的幾倍，這將大大提高效能。我們也有使用FSV來通訊Lakefield SoC的兩個部分的Intel Foveros示例，即帶有系統I / O所在的基本晶片的計算晶片。
LakefieldFoveros
將處理器劃分為不同部分的原因是，隨著晶片的變大，電路中錯誤的可能性越來越大，因此沒有故障的優質晶片的數量會增加。他們可以使用的更少，而那些做得好的人必須支付失敗者的費用；這意味著從理論上減小晶片的尺寸會降低總體成本，儘管稍後我們將看到情況並非完全如此。
HBM-vs-GDDR
第二個應用程式與佔用的空間有關；能夠垂直堆疊多個晶片的事實大大減少了它們佔用的面積，因為它們不會散佈在板上，其中最著名的示例是將HBM記憶體用作某些圖形處理器的VRAM，但是我們還有其他示例，例如三星的V-NAND儲存器，將多個NAND快閃記憶體晶片彼此堆疊。
3DNAND
其他鮮為人知的選擇是邏輯和記憶體的組合，其中記憶體位於處理器的頂部，最著名的示例是寬I / O記憶體，這是幾年前出現在智慧手機中的一種記憶體，包括SoC頂部的儲存器透過矽互連。
為什麼採用矽途徑如此緩慢？
TSV存在一些固有的問題，這意味著儘管數十年來在紙上是一種非常有前途的技術，但它並沒有完全普及，仍然是一種為很小的市場生產晶片但利潤率很高的方法。
他們的第一個問題是，要實施一項極其昂貴的技術，需要對許多公司的生產線進行深刻的變革，這些公司多年來一直在生產沒有TSV的晶片，並且對於許多應用而言，傳統的製造工藝已被證明是足夠好的。
第二個問題是，如果組成垂直結構的一部分完全失效，則必須丟棄整個結構，這會使透過TSV互連的系統製造起來更加昂貴。HBM記憶體的示例在這方面意義重大，其成本如此之高，以致無法用作消費市場的記憶體。
第三個問題是熱阻塞，晶片在某些溫度條件下達到其時鐘速度，如果附近有另一個也會發熱的晶片會受到影響。例如，我們可能有兩個處理器，每個處理器分別達到1 GHz，但由於溫度問題，垂直放置在TSV結構中的每個處理器只能達到0.8 GHz。
這是當今工程師最關心的第三點，並且正在開發冷卻機制，以使構成堆疊的晶片保持儘可能低的溫度，以避免熱淹沒問題。