在8月13日舉辦的2020架構日上，英特爾釋出了長達233頁的技術更新，覆蓋製程、封裝、架構、軟體等“六大技術支柱”的方方面面。作為摩爾定律的提出者，英特爾一方面圍繞電晶體密度和效能，推動摩爾定律在10nm以下的發展；另一方面，英特爾正在從電晶體“Reliance（依賴）”走向電晶體“Resilient（彈性）”，透過“六大技術支柱”，推動計算效能在當前和“後摩爾時代”的持續增長，並形成了面向異構計算時代的整體交付能力，以更有效地應對智慧時代的計算挑戰。
製程工藝並未止步
2007年，英特爾提出了“Tick Tock”發展模式，透過製程演進與微架構更新，輪換推動處理器效能提升。在2016年，英特爾將“Tick Tock”調整為“PAO”，透過製程、微架構、最佳化三種方式輪流推動處理器效能的升級。
在架構日上，英特爾釋出了Superfin技術。作為FinFet的增強版本，Superfin屬於“O”的範疇，是針對10nm的電晶體強化工藝。雖然沒有用“10nm+”來命名，但Superfin對於10nm工藝的提升超過15%，包括更高的驅動電流、通道遷移率，以及更好的晶片互聯性等。
英特爾院士Ruth Brain表示，Superfin實現了英特爾史上最強大的單節點內效能增強，其提升程度可媲美全節點轉換。
在10nm Superfin之後，英特爾還將推出10nm 增強型Superfin技術，進一步提升晶片效能和互聯能力，並針對資料中心場景進行進一步的最佳化。
10nm Superfin的效能將達到何種程度，也引起了業內的廣泛討論。隨著製程進入14nm以內，摩爾定律的實現越來越難，逐漸逼近物理極限。即便電晶體密度提升幅度不足一倍，也冠以新的製程節點，已經成為許多代工廠商的選擇，這也讓節點命名越來越具備市場行為的色彩。
但是，在10nm及以下，英特爾仍在遵循摩爾定律的硬性指標。其10nm節點的電晶體密度達到100.8MTr/mm2，即每平方毫米內包含超過1億個電晶體，是14nm節點的2.7倍。在電晶體密度、鰭片間距、柵極間距等指標上，英特爾10nm已經超過了臺積電、三星的7nm製程。
如果Superfin的效能，能堪比全節點的轉換，那麼在10nm指標能夠對標友商7nm的基礎上，Superfin能否對標友商7nm工藝的增強版甚至更先進的工藝節點，不免令人浮想聯翩。當然，製程工藝的先進性必須在產品中得到驗證。英特爾的下一代處理器Tiger Lake，將成為首個採用10nm Superfin的處理器。目前該處理器已經投產，預計OEM採用Tiger Lake設計的產品將在今年之內上市。而10nm增強型技術，也將在下一代至強可擴充套件處理器Sapphire Rapids得到驗證。
從電晶體Reliance走向電晶體Resilient
無論是增加電晶體數量還是提升電晶體效能，都屬於製程工藝的範疇，代表著英特爾繼續追隨摩爾定律的決心。與此同時，隨著製程微縮逼近極限，如何在“後摩爾時代”延續計算能力的指數級增長，成為半導體產業的重要課題。
在架構日上，英特爾首席架構師Raja KoduriRaja提到了“Transistor Resilient（電晶體彈性）”的概念。簡單來說，這是與完全依賴電晶體相對的產品開發策略，透過架構、封裝、軟體等技術的“組合拳”，實現產品效能的提升。
架構是硬體設計的基礎，對處理器的效能和功耗表現起到決定性作用。本次架構日，英特爾釋出了下一代微架構“Willow Cove”。為滿足下游客戶的多樣化需求，Willow Cove提供了更大的動態範圍。相比上一代架構Sunny Cove，Willow Cove可以用更低的電壓達到同樣的主頻，在提高電壓的情況下，可以達到5GHz左右的最高主頻，滿足創意工作者、遊戲愛好者對生產力的不同需求。
同樣在架構日亮相的，還有英特爾的GPU架構Xe，這也是繼1998年推出的i740之後，英特爾再度進軍獨顯市場。Xe提供LP、HP、HPG、HPC四種微架構。LP針對PC和移動計算平臺等功耗敏感場景，擁有96組EU單元，與Willow Cove類似，LP可以透過加高電壓獲得1.8GHz甚至更高的主頻，提供更強的輸出功率。目前，基於LP架構的獨顯產品“DG1”已經實現量產。HP版本面向資料中心級、機架級場景所需的媒體效能，基於英特爾EMIB技術，HP能夠在單封裝中提供千萬億浮點運算規模的AI效能和機架級的媒體效能，首款產品已經向資料中心客戶出樣。HPG面向遊戲領域，基於GDDR6的新記憶體子系統提高性價比，並具備當前熱門的光線跟蹤能力。HPC架構則針對高效能計算領域，滿足大規模的整合部署需要。
硬體能力的釋放，必須基於軟體的通訊和排程。在Xe的設計理念中，英特爾強調了“軟體優先”的原則，提升了GPU的編譯和驅動效率，實現了GPU根據使用者配置進行效能最佳化以及可變頻率著色、即時遊戲調整、感知自適應遊戲銳化等功能，讓GPU能夠更好地滿足3D、媒體、顯示、計算等不同工作負載的計算需求。
先進封裝向來被視為摩爾定律的“救星”，在不依賴工藝縮小的前提下，先進封裝可以繼續提升晶片的系統整合度。晶片的連線觸電密度、單位元功耗、擴充套件性，是英特爾發展先進製程的主要指標。目前，英特爾已經形成了2.5D封裝EMIB、3D封裝Foveros，以及混合2D和3D封裝的Co-EMIB等先進封裝方案。在架構日，英特爾釋出了“混合結合”技術，能夠加速實現10微米及以下的凸點間距，較Fovreros 25-50微米的凸點間距有明顯提升，並優化了互連密度、頻寬和功率表現，進一步提升晶片系統的計算效能。
基於異構整合提升交付能力
新冠肺炎疫情是攪動全球經濟的黑天鵝。疫情的衝擊導致全球消費者信心下降，手機等消費終端出貨量出現回落。與此同時，遠端服務和“宅經濟”異軍突起，伺服器成為疫情之下驅動半導體增長的重要動能。
半導體作為精密產業，生產週期較長。面對疫情帶來的市場需求變化，半導體企業能否利用技術積累和產業鏈合作生態，保持快速交付的能力，實現“化危為機”，成為企業運營能力的試金石。從財報來看，英特爾抓住了市場變化帶來的機遇。當季，英特爾以PC為中心的傳統強勢業務同比增長7%，資料中心業務則強勢增長43%，營收和淨利潤均實現超過超過20%的增長。
在架構日上，英特爾展現了基於分解設計和軟體平臺的異構整合，進一步提升不同產品交付能力的策略。
所謂異構計算，是將多種架構、功能的晶片封裝在一個SoC，以處理或加速不同工作負載的硬體整合方式。如果像拼搭積木一樣，將生產好的晶片、裸片封裝在一起，形成系統級晶片，將顯著提升硬體產品的交付速度，滿足AI、IOT等場景對於晶片的多樣化、差異化需求。
透過分解設計，英特爾將異構計算晶片化繁為簡，分解為不同的部分，分別進行整合和驗證。由於不是一次性整合所有晶片，而是按照CPU、GPU、IO等計算功能分別去做，預生產的晶片、已經成熟的IP無需再次進行工藝驗證，可直接複用。從而縮短了開發和驗證時間，降低了差錯率，也增強了系統級晶片的靈活性，可以更加便捷地進行功能擴充套件。
在異構計算時代，利用軟體系統隱藏硬體複雜性，讓異構計算平臺以“黑盒”的方式被客戶獲取並使用，對於產品的開發和交付尤為重要。oneAPI是英特爾生態構建的野心之作，提供了跨平臺的工具鏈、編譯器、除錯工具和遷移工具等，以及統一的開發環境，這意味著使用者不必為了不同的晶片架構重新學習程式設計知識，從而降低了異構計算的開發難度。oneAPI Gold版本將於今年晚些時候推出，為開發人員提供在標量、向量、距陣和空間體系結構上保證產品級別的質量和效能的解決方案。英特爾於7月釋出的第八版的oneAPI Beta，為分散式資料分析帶來了新的功能和提升，包括渲染效能、效能分析以及影片和執行緒文庫。
基於更加靈活的硬體整合方式和強調易用性的軟體平臺，英特爾可以更有效地打通晶片級、系統級、軟體級異構能力，提供定製化的產品方案和更短的交付週期。從底層的製程和封裝，到中層的架構、儲存、互連、軟體，到最頂層的安全，“六大技術支柱”都將在英特爾的異構計算戰略中發揮作用，共同應對智慧時代資料量指數級增長和資料形態更加多元的算力挑戰。
【來源：小雨玩創新】
宣告：轉載此文是出於傳遞更多資訊之目的。若有來源標註錯誤或侵犯了您的合法權益，請作者持權屬證明與本網聯絡，我們將及時更正、刪除，謝謝。 郵箱地址：[email protected]