日前，中國國際半導體技術大會（CSTIC）在上海開幕，為期19天，本次會議重點是探討先進製造和封裝。
其中，光刻機一哥ASML（阿斯麥）的研發副總裁Anthony Yen表示，EUV光刻工具是目前唯一能夠處理7nm和更先進工藝的設備，EUV技術已經被廣泛認為是突破摩爾定律瓶頸的關鍵因素之一。
Yen援引統計數據顯示，截至2019年第四季度，ASML當年共售出53台EUV NXE：3400系列EUV光刻機，使用EUV機器製造的芯片產量已經達到1000萬片。他説，EUV已經成為製造7nm、5nm和3nm邏輯集成電路的最關鍵武器。
Yen還指出，三星電子於2020年3月宣佈正式採用EUV光刻設備製造10nm DRAM芯片，預計2021年將大量使用這些設備來支持先進的DRAM工藝。
台積電研發副總裁Doug Yu則在會上提及，Chiplet小芯片系統封裝技術被認為是擴展摩爾定律有效性的另一種武器，它認為Chiplets可以促進芯片集成、降低研發成本、提高成品率和實現高性能計算以及設計和架構創新。Yu透露，台積電開發了LIPINCONTM(低壓封裝互連)技術，數據傳輸速度為8GB/s/pin，旨在優化芯片的性能。
除前端工藝技術外，台積電還熱衷於開發先進的封裝工藝，最新的3D SoIC封裝技術將於2021年進入批量生產，這將促進高性能芯片的成本效益生產。
值得一提的是，Intel院士Ravi Mahajan援引Yole的統計數據稱，2024年先進的封裝市場規模將增長到440億美元，這促使Intel加緊在2.5D和3D封裝業務中的部署。
Intel所謂的2.5D封裝即EMIB多芯片互聯，封裝尺度目前是55nm，3D封裝則是Foveros，尺度50nm。Intel正致力於將EMIB推進到30-45 nm，3D Foveros推進到20~35nm。
