今天是Hot Chips 2020的首個會議日，由於疫情的影響，整個會議改至線上舉行。今日的議程中，Intel是首位登場的，他們首先帶來了Ice Lake-SP，也就是他們的首款10nm製程服務器處理器的架構詳情。需要説明的是，本文圖片全部引用AnandTech。
Ice Lake-SP將作為第三代Xeon可擴展處理器登場，是Whitley平台的組成部分，只有單路或雙路，四路和八路是前不久發佈的Cooper Lake獨佔。它在內核上換用了Sunny Cove微架構，相比起原本各種基於Skylake的衍生微架構，Sunny Cove在IPC上面有很大的提升。
Ice Lake-SP處理器使用10nm+製程，就是宣傳名為10nm SuperFin的製程，單個處理器最多應該能夠集成28個核心，其基礎架構仍然沿用Skylake-SP開始的Mesh架構。
從Skylake開始，Intel的服務器內核微架構與消費級處理器的是有一定區別的，之前表現在AVX-512的支持上，而在Ice Lake-SP上面，兩個版本的內核差別就小了很多，Intel官方是將它和Cascade Lake進行對比的，其亂序重排緩衝區（ReOrder Buffer或Out-of-Order Window）大小從224擴大到了384（消費級為352），L2緩存大小為1.25MB（消費級為512KB），後端引入了第二個FMA單元（消費級為一個FMA+一個FMA512），這樣就有兩個普通FMA+一個FMA512單元了。
隨着新內核到來的是一系列新的指令集，這裏面有一些我們在消費級的Ice Lake上面就已經見到了。
通過專用指令集，Ice Lake-SP在諸多加解密計算上的性能相比起Cascade Lake要高出很多，最誇張的有8倍。不過如果想要享受到性能增幅，軟件需要針對新的指令集進行重新編譯。
看完內核，再來説説SoC上面的周邊模塊。Ice Lake-SP引入了新的“基礎設施”，一條新的通用目的總線，將管理端和RAS服務與內部相連，另一條電源管理總線，同樣連接到內部的核心、IO單元等元器件上。兩條新總線的加入使得Ice Lake-SP的所有IP Core與外界有一個不間斷的通訊，能夠更好的被控制、管理。此外所有的子系統均有自己專用的一套電源管理單元。
然後是SoC佈局上的改變，Ice Lake的總線佈局從原本的6x3變成了7x3，內存控制器從原本的每單元3通道變成了每單元雙通道，但是單元數量從兩個增加到了四個，總的通道數量從原本的6通道變成了8通道，支持全內存加密。IO單元也從原本位於內核的一側變成了位於兩側，這有助於降低通訊延遲，另外Ice Lake-SP確認引入PCIe 4.0，從圖上看的話，應該會有64通道，新的PCIe 4.0控制器具有新的IO虛擬化設計。
每枚Ice Lake-SP擁有三個UPI通道，頻率相互獨立。
Ice Lake-SP引入了更好的電源管理技術，在內核頻率的切換上，它幾乎可以做到0延遲，對於Mesh總線的頻率切換，Ice Lake-SP的延遲要低約3x。
針對處理器遇到AVX-512指令會降頻的問題，Intel這次格外地注重。Ice Lake-SP將根據實際遇到的AVX-512指令種類決定能耗等級，也就是説，在Ice Lake-SP上，不是所有AVX-512指令都能夠讓它降低工作頻率了。現在它有三種工作狀態，遇到SSE和低級別的256寬度指令時不會降頻，遇到高能耗的256寬度指令和低能耗的512寬度指令時會降低一個等級，遇到高能耗的512寬度指令時才會將頻率降到最低等級。
而且Intel還在Ice Lake-SP上引入了新的速度選擇技術（Speed Select Technology），允許用户重新對處理器的頻率進行重新配置，可以進行配置的規格有性能Profile、基礎頻率、核心功率和睿頻頻率。這項技術將會在部分Ice Lake-SP處理器上可用，同時它可以在處理器運行時進行動態修改。
以上就是Ice Lake-SP的主要技術規格。
【來源：超能網】
聲明：轉載此文是出於傳遞更多信息之目的。若有來源標註錯誤或侵犯了您的合法權益，請作者持權屬證明與本網聯繫，我們將及時更正、刪除，謝謝。 郵箱地址：[email protected]