芯東西（ID：aichip001）
編 | 温淑
芯東西7月21日消息，週一，美國半導體設備供應商應用材料公司（Applied Materials）推出一項構建晶體管和其他金屬導線連接的新工藝技術，能夠用於提升晶體管連接區域的導電性，進而突破芯片的運算速度瓶頸。
利用應用材料公司的新技術，晶體管及其連接區域的製造節點可以推進到5nm、3nm及以下，芯片的功效、性能、面積/成本（PPAC）能夠同步提高。
一、傳統晶體管連接方式阻礙晶體管尺寸縮小計算機芯片由晶體管組成。晶體管可以被視為一種“開關”，能幫助計算機芯片實現1和0的數字邏輯。但是，只有在與導電金屬連接時，這些晶體管才能發送和接收信號。
通常來説，晶體管與導電金屬的觸點是由一個多層工藝形成的。芯片製造商首先在觸點通道內襯一層氮化鈦製成的黏着層和阻擋層；然後，在觸點通道內沉積一層成核層；最後，用導電金屬鎢填充剩餘的空間。
在這幾種材料中，鎢的電阻較小，能讓電子快速通過，相較於其他材料，更有助於加速芯片運算。
在7nm製造節點，晶體管與導電金屬的接觸通孔直徑只有約20nm，liner-barrier和成核層佔據了其中75%的空間，鎢金屬只能佔據剩餘25%的空間。細鎢絲的接觸電阻很高，這阻礙了面積/成本的提升和進一步實現2D微縮。
應用材料公司半導體產品部門副總裁Kevin Moraes稱：“過去幾十年間，業界依靠2D微縮來提升（芯片的）功效和麪積/成本。但是今天，（芯片的）幾何結構變得如此之小，以至於我們正在逼近傳統材料和材料工程技術的極限。”
半導體行業市場研究公司VLSI Research董事長兼首席執行官Dan Hutcheson表達了相似的看法，他認為隨着EUV到來，我們需要解決一些關鍵的材料工程挑戰來延續2D微縮的發展，“在我們行業，liner-barrier等同於醫學中的動脈斑塊，使芯片失去了達到最佳性能所需的電子流。應用材料公司的選擇性鎢沉積是我們一直在等待的突破。”
二、應用材料新技術：選擇性沉積低電阻的鎢金屬Dan Hutcheson所提到的選擇性鎢沉積，即是應用材料公司最新研發的選擇性鎢化學氣相沉積（ENDURA VOLTA SELECTIVE W CVD）系統，可以克服傳統晶體管連接方式的侷限性。
利用這個系統，芯片製造商可以在晶體管連接區域中選擇性地只沉積電阻率較低的鎢金屬，不再需要liner-barrier和成核層，進而有助於提升計算機芯片的連接速度。
據瞭解，應用材料公司提出的選擇性鎢沉積系統是一個集成材料解決方案，在一個清潔、高真空的環境中結合多種工藝進行。晶圓採用原子級表面處理和獨特的沉積工藝，使鎢原子選擇性地沉積在通孔中、形成完美的自下而上填充、沒有分層、接縫和間隙。
應用材料公司稱，作為其創新性選擇性工藝技術產品組合的最新成員，全新Endura系統已成為多家全球領先客户的選擇，目前，應用材料公司暫未透露這些客户的身份。
參考信源：Reuters、Applied Materials